Программируемое логическое устройство для ввода и вывода цифровой информации в аппаратной нейронной сети усовершенствовали ученые лаборатории мемристорных материалов Школы компьютерных наук Тюменского государственного университета (ТюмГУ), 24 сентября сообщает пресс-служба вуза.

Новая схема устройства, обеспечивающего ввод и вывод цифровой информации и управление состояниями мемристоров, которое может выполнять функции маршрутизатора нейронных импульсов в нейропроцессоре, теперь содержит только цифровые компоненты.

Программируемое логическое устройство содержит ранее разработанную логическую матрицу с мемристорно-диодным кроссбаром (запоминающая информацию матрица) и периферийную электрическую схему, выполняющую цифровой ввод и вывод информации и управление отдельными состояниями мемристоров.

Большую чем ранее эффективность устройства обеспечила замена в его схеме аналоговых компонентов на цифровые и уменьшение количества питающих напряжений. При этом новая схема логического устройства требует меньшего количества транзисторов, чем существующие аналоги и, соответственно, меньшей площади на кристалле.

Ученые разработали принципы построения цифровой периферийной схемы для мемристорно-диодного кроссбара и исследовали три режима ее работы, а именно: ввод и вывод информации в цифровом виде, модификацию и оценку состояний мемристоров.

Новое логическое устройство тюменских ученых является более эффективной альтернативой для хранения конфигурации соединения (всех изменений информации) нейросети, чем программируемые логические устройства с транзисторами с плавающим затвором.

Работоспособность данного устройства была проверена с помощью численного моделирования выполнения логических операций, процессов модификации и оценки состояний отдельных мемристоров. Результат моделирования соответствует результату соответствующих расчетов.

Подробную информацию о разработанной схеме и ее исследовании авторы представили в статье «Логическое устройство на основе кросс-бара мемристор-диод и периферии КМОП в качестве маршрутизатора спайков для аппаратной нейронной сети», опубликованной в Integration, the VLSI Journal.